Система автоматизации проектирования Quartus II. Компиляция. Назначение контактов. Моделирование

1. Система автоматизации проектирования Quartus II

Компиляция
Назначение контактов
Моделирование

2. Создать новый проект в среде Quartus II

• Запустить утилиту
File
New Project Wizard
• Шаг 1 из 5:
задать имя рабочей папки проекта, имя проекта и имя файла верхнего уровня иерархии
проекта
• Шаг 3 из 5:
Из списка Available device list выбрать устройство FPGA
Из списка Device Family выбрать семейство Cyclone II
Выбрать тип микросхемы ЕР2С35F672C6 (выписать в протокол параметры микросхемы,
количество логических ячеек, блоков памяти, встроенных умножителей, напряжение
питания, количество контактов …)
• Создать файл верхнего уровня иерархии
File
New
Block Diagram Schematic File
• Сохранить файл верхнего уровня иерархии с именем
«name_progect».bdf

3. Призначення піктограм панелі інструментів графічного редактора

•3

4. Создание файла описания проекта в графическом редакторе Block Editor

Добавление блоков

5. Изменение свойств блока Block Properties (Block_name, Input/Output)

6. Добавление входных/выходных контактов к проекту (додавання контактів у файлі верхнього рівня)

Symbol

7. Изменение свойств контактов (Pin_name) (Призначення імені контактам)

8. Додавання провідників та шин

9. Назначение имени шинам и проводникам

10. Карта описания входов/выходов блока (Mapper Properties)

11. Створити карти поєднання контактів

12. Створення файлу опису верхнього рівня ієрархії

13. Создание файла описания блока (файл наступного рівня ієрархії, вкладений блок) (Create Design File …)

14. Однорозрядний суматор на базі двох напівсуматорів

Таблиця істинності
комбінаційного напівсуматора
x
0
0
0
0
y
0
0
1
1
q
0
1
1
0
Однорозрядний суматор
на базі двох
напівсуматорів
c
0
0
0
1
q x y x y x y x y x y c , c x y.
хі yі
хі
S
qі
SM
АБО
І
qі
P
yі
І
cі
Комбінаційна схема напівсуматора
cі
S
sі
P
pі
SM
zі
Функціональна схема повного
однорозрядного суматора
•14

15. Введення опису проекту комбінаційного суматора

І
АБО
XOR
НЕ
Фрагмент функціональної схеми суматора
Ім’я контакту
(Name)
inx
iny
inz
outs
outp
Тип контакту
(Type)
INPUT
INPUT
INPUT
OUTPUT
INPUT
Рис. 1.22. Додавання контактів введення/виведення
Коментар
Доданок x
Доданок у
Вхідний перенос z
Сума s
Вихідний перенос p

16. Введення опису проекту комбінаційного суматора

Рис. 1.23. Приклад
створення з’єднань
між функціональнми
елементами.
•16

17. Створення файлів опису роботи блоку SM1

«Create Design File from Selected Block…»
Рис. 1.29. Функціональна схема нпівсуматора
•17

18. Создание файла описания блока (файл наступного рівня ієрархії, вкладений блок) (Create Design File …)

Об'єкт верхнього рівня
(Файл опису проекту верхнього рівня)
Вкладений
об'єкт
(Файл опису
проекту)
Карта поєднання контактів
Контакти мікросхеми (Піни)
Контакти мікросхеми (Піни)
Кристал мікросхеми (ПЛІС)

19. Базовые библиотеки пакета

MegaWizard Plug-in Meneger, бібліотека мегафункцій
– Мегафункции, созданные фирмой Altera модули, позволяющие
использовать архитектурные особенности СБИС с ПЛ
• ALTPLL, ALTLVDS, ALTDDIO...
– Библиотека стандартных параметризируемых модулей ( LPMs )
• Параметризируемые логические модули (lpm_and, lpm_decode...)
• Параметризированные арифметические модули (LPM_ADD_SUB,
LPM_COUNTER…)
SYMBOL (BLOCK EDITOR), бібліотека стандартних компонентів
– Библиотека примитивов
• AND, OR, INPUT, DFFE
– Библиотека компонентов 74 серии
• 161mux, 8fadd, 7400 series logic
– Дополнительные библиотеки (User Libraries)

20. Мастер MegaWizard

Мастер MegaWizard облегчает процедуру настройки мегафункции и IPмодулей

21. Мастер MegaWizard

•21
Рис. 1.32. Друга сторіна майстра Mega Wizard

22. Налаштування другої сторінка майстра Mega Wizrd

•22

23. Налаштування третьої сторінки майстра Mega Wizard

•23

24. LPM_add_sub

•24

25.

LPM_add_sub
•25

26. Налаштування майстра Mega Wizard

•26

27. Функціональна схема однорозрядного суматора в САПР Quartus II

•27

28.

Иконы панели управления
Режимы компиляции
Полная компиляция (Start Compilation)
–
Полная компиляция, включая сборку
СБИС
Start Analysis & Elaboration
–
–
Проверка синтаксиса и построение базы
данных объекта компиляции
Данная команда выполняет проверку
наличия всех файлов в проекте и
правильность их подключений
Start Analysis & Synthesis
– Проверка синтаксиса, построение базы
данных, синтез, оценка быстродействия
объекта компиляции
Start Fitter
Start Timing Analysis
–
Только оценка быстродействия объекта
компиляции
Start Design Assistant
–
Запуск «помощника в проектировании»
Stop – остановка процесса компиляции
Доступ ко всем режимам
компиляции через меню
Processing>Start

29.

Окно состояния (Status) и
окно сообщений (Message)
Start Compilation -> Compilation Report

30.

Отчет о компиляции
(Compilation Report)
Окно отчета Flow Summary появляется
автоматически после окончания
компиляции.
Оно содержит:
• сводную информацию (Summary)
• детальную информацию, разбитую
на отдельные разделы.
Compilation Report -> Flow Summary
Total logic elements,
total memory bits,
total embedded multiplier 9-bit elements
total pins

31.

Данные об используемых ресурсах для реализации блоков
mult и ram находятся в папке
Compilation Report -> Fitter -> Resource Section
в таблице Resource Utilization by Entity
•31

32. Просмотр результатов компиляции

Редактор Netlist Viever
Tools Meny=> Netlist Viever => RTL Viever
• После этапа Analysis & Synthesis
( Преобразование описания проекта (всех блоков и узлов в примитивы
понятные Quartus II. Quartus II преобразует проект в схему,
реализуемую на заданной элементной базе.)
Удобно при написании проекта на языке высокого уровня, можно
посмотреть что получилось
• History List - все блоки, что можно раскрыть выделяет зеленым,
примитивы (сиреневые), контакты (серые) и сигналы.

33.

History List - все блоки, можно найти по имени, блоки которые можно раскрыть выделяет
зеленым, примитивы (сиреневые), контакты (серые) и сигналы.
Hierachy DOWN - на один уровень вниз
Hierachy UP- на один уровень вверх

34. Редактор Technology Map Viever

Tools Meny=> Netlist Viever => Technology Map Viever
(результаты размещения проекта в топологии МС. Все в виде ячеек- c указанием номера ячейки и
даже логической функции, которая выполняется)

35. топологический редактор Chip Planner

(просмотр и редактирование топологии МС)
использованные логические ресурсы
цикл троссировки
каналы связи
области тактовых частот
Результаты компиляции:
качество размещения
соединения элементов
проверка работоспособности
можно переназначить ресурсы (то есть мышкой можно перетаскивать
ячейки и контакты в/в) после чего обязстельно перекомптлировать
проект

36. топологический редактор Chip Planner

37.

Locate => Resource Properties Editor – просмотр содержимого логической ячейки.

38.

Locate => Resource Properties Editor
просмотр содержимого логической ячейки.

39. Редактор назначений контактов Pin Planner

•Assignments => Pin Planner

40. Вхідні та вихідні сигнали для моделювання роботи схеми

•40

41. Встановлення вхідних сигналів для моделювання на часовій діаграмі

Рис. 3.7. Резултати симуляції
•41

42. Модуль суматор/віднімач на базі мегафункції LPM_add_sub

•42

43. Возможные методы моделирования

Ввод входных воздействий для моделирования в пакете QuartusII (Waveform entry )
–
–
–
*.vwf (vector waveform file) – графический файл входных сигналов диаграммы (файл создается в
редакторе временных диаграмм пакета Quartus II)
*.cvwf – сжатый формат графического файла
*.vcd – текстовый файл (описывает изменение состояний входных сигналов) (на языеTcl)
–
–
*.vec – изменение входных сигналов в текстовом виде (verilog/vhdl – описание стимулов)
(test bench)
Дополнительные возможности симуляции
–
–
–
- преобразование графического файла test bench
- можно сгенерировать шаблон для моделирования для данного проекта
- сравнить результаты моделирования с тестовыми файлами
Использование систем моделирования сторонних производителей (Modelsim,
ActivHDL…)

44. Поддерживаемые уровни сигналов

Система моделирования пакета QuartusII поддерживает 9
уровней сигнала, основные:
– 1
Forcing ‘1’
– 0
Forcing ‘0’
– X
Forcing unknown (неопределенный сигнал)
– U
Uninitialized (неинициализированный)
– Z
High impedance

45. Задание параметров моделирования Assignment -> Setting -> Simulator Settings

Задание параметров моделирования Assignment -> Setting > Simulator Settings
Параметры позволяют задать тип и режимы моделирования
Quartus II позволяет сохранять набор заданных параметров (настройку) моделирования
Время моделирования
ограничивается длиной
файла с тестовым
воздействием
Время моделирования
Задание файла с
тестовыми
воздействиями

46. Режимы моделирования

• Functional Simulation - функциональное моделирование проекта при
котором проверяется правильность описания и логического
функционирования проекта, не учитывает временные параметры и
информацию о размещении проекта на микросхеме;
• Timing Simulation - моделирование с учетом временных параметров
реальной ПЛИС, позволяющее проверить не только правильность
логического функционирования проекта, но и его работу с учетом
реальных параметров выбранной ПЛИС в самых жестких условиях
эксплуатации. На 90% приближается к реальным.
• Timing Fast Timing - использование быстрых временных задержек,
екстпуатация в условиях с повышенной температурой.

47. Режимы моделирования

48. Создание файла временных диаграмм редактор Waveform Editor

49. Ввод узлов (Nodes)

Edit=> Insert => Node or Bus
Выберите узлы с помощью системы
Node Finder

50. Создание файла временных диаграмм редактор Waveform Editor

51.

Система поиска узлов Node Finder
При поиске используйте
групповые символы
(wildcards)
сок узлов, найденных
раммой фильтрации в
анном модуле и
мпонентах более низкого
ня иерархии.
Выберите искомые узлы и
с помощью стрелок
перенесите их в правое
окно (Selected Nodes)
Используйте программу
фильтрации (Filter) для
выбора отображаемых
узлов

52. Создание файла временных диаграмм редактор Waveform Editor

53. Создание файла временных диаграмм редактор Waveform Editor

54. Встановлення часу моделювання

55. Встановлення значень вихідних сигналів

56. Моделювання (Simulation)

57. Запуск моделирования

Для запуска системы
моделирования
могут использоваться
следующие команды:
Processing =>Start
Compilation &
Simulation
Processing => Start
Simulation
Иконка
на панели
инструментов

58. Отчет о результатах моделирования (Simulator Report)

Отчет о результатах
моделирования
Обобщенные результаты

59. Отчет о результатах моделирования (отображение временной диаграммы)

•Результати функціональної симуляції

60. Введення схеми ДКНФ перемикальної функції

•60

61. Введення схеми ДКНФ перемикальної функції

•61

62. Результати функціонального моделювання схем: ДДНФ і ДКНФ перемикальної функції f4

•62

63. Синтез комбінаційного суматора

хі yі
хі
S
qі
SM
P
yі
cі
АБО
І
S
•63
sі
І
SM
zі
qі
P
pі
cі

64. Модуль однорозрядного суматора

•64

65. Результати моделювання роботи однорозрядного суматора

•Результати часової симуляції (Timing) проекту Lab1_SM («просічки»)
•Результати функціональної симуляції (Functional) проекту Lab1_SM (ідеально)
•65

66. Створення власного бібліотечного компонента

1 спосіб: відкрити проект Lab1_SM_v2, відкрити файл Lab2_SM_v2.bdf. В
меню File обрати команду Create/Update і далі команду Create Symbol Files.
2 спосіб. Створити аналогічну схему в новому проекті (в окремому файлі), після чого
зробити із неї бібліотечний компонент, після чого використати його для створення
файлів опису.
•66

67. Створення багаторозрядного суматора на базі мегафункції

•67

68. Створення багаторозрядного суматора на базі модулів однорозрядних суматорів

•68

69. Створення багаторозрядного суматора на базі модулів однорозрядних суматорів

•69