През Мдк Минхайдаров

1.

ГАПОУ «Заинский политехнический колледж»
Регистровая модель. Внутренняя КЭШ-память
Дисциплина "МДК 02.01, Программирование микропроцессоров"
Выполнил: студент гр. 1741
Минхайдаров А.Р.
Проверилa:
Дуболазова Е.П.

2.

Содержание
• Введение
• Регистровая модель процессора
• Регистры общего назначения (РОН)
• Сегментные регистры и указатель команд
• Регистр флагов и блок FPU
• Системные регистры управления
• Внутренняя КЭШ-память
• Адресация и Взаимодействие с ОЗУ
• Протокол когерентности MESI
• Заключение
• Список литературы

3.

Введение
• АКТУАЛЬНОСТЬ И ЦЕЛЬ РАБОТЫ
• Регистровая модель процессора и внутренняя кэш-память являются фундаментальными компонентами
архитектуры современных вычислительных систем. Они напрямую определяют её производительность,
функциональность и эффективность.
• Регистровая модель — это детальное описание набора регистров процессора, их разрядности,
способа организации и методов доступа. Фактически, это программная модель центрального процессора,
которая формирует основу для написания программ на языке ассемблера и обеспечивает интерфейс
между программным и аппаратным обеспечением.
• Внутренняя кэш-память — это сверхбыстрый буфер, расположенный между процессорным ядром и
оперативной памятью. Её основная задача — сократить время доступа к часто используемым данным и
инструкциям, тем самым уменьшая «узкое место», вызванное относительно низкой скоростью работы
ОЗУ.
• Цель реферата — систематизировать и описать основные компоненты регистровой модели и
внутренней кэш-памяти современных процессоров, их структуру, принципы работы и взаимодействие.

4.

Регистровая модель процессора
ОБЩАЯ КЛАССИФИКАЦИЯ
Регистровая модель процессоров семейства x86
условно делится на две большие группы. В
программную модель микропроцессора входит до
32 регистров, иерархия которых обеспечивает как
высокую производительность, так и совместимость
с предыдущими поколениями.
Пользовательские регистры:
Доступны программисту и используются при
разработке прикладных программ.
Системные регистры:
Предназначены для управления работой
процессора в целом и режимами работы
отдельных его блоков. Доступны только в
защищённом режиме.

5.

Регистры общего назначения (РОН)
Основа АЛУ (32 бита)
Физически находятся в арифметико-логическом
устройстве. Имеют псевдонимы для совместимости
(EAX → AX, AH, AL).
• EAX (Accumulator): Результаты арифметики.
• EBX (Base): Базовый адрес данных.
• ECX (Count): Счетчик циклов.
• EDX (Data): Расширение разрядности, вводвывод.
• ESP (Stack Pointer): Вершина стека.
• EBP (Base Pointer): Локальные переменные и
параметры.
• ESI / EDI: Индексы для строк и массивов.

6.

Сегментные регистры и указатель команд
Организация памяти и выполнение кода
Сегментные регистры (хранение селекторов):
• CS (Code): Сегмент кода.
• DS (Data): Сегмент данных.
• SS (Stack): Сегмент стека.
• ES, FS, GS: Дополнительные сегменты (ОС и спец.
структуры).
Указатель команд
• EIP (Instruction Pointer): Адрес следующей команды.

7.

Регистр флагов и блок FPU
Регистр состояния программы (EFLAGS)
• Флаги состояния: CF (перенос), ZF (ноль), SF (знак), OF
(переполнение).
• Флаги управления: DF (направление для строк).
• Системные флаги: IF (прерывания), VM (виртуальный
8086).
Регистры сопроцессора (FPU)
Специализированный блок для чисел с плавающей
точкой:
• Регистры данных (80 бит): Стековая структура из 8
уровней.
• Регистры тегов (16бит): Хранят тип данных в регистрах
FPU (пусто, ноль, бесконечность, не-число).

8.

Системные регистры управления
Глобальный контроль процессора (CR0–CR4)
Доступны только ОС, влияют на работу всех задач.
• CR0: Флаги глобального режима (PE – защищенный
режим, PG – страничная адресация).
• CR2: Адрес, вызвавший сбой страницы (#PF).
• CR3: Физический адрес каталога страниц (ключ к
виртуальной памяти).
• CR4: Включение расширений архитектуры (PAE, SSE,
OSFXSR и др.).
Регистры системных адресов
• GDTR / IDTR: Адреса глобальной таблицы
дескрипторов и таблицы прерываний.
• LDTR / TR: Локальная таблица и сегмент состояния
задачи (TSS).

9.

Внутренняя КЭШ-память
Сверхбыстрая буферная память
Цель – скрыть задержки медленной
оперативной памяти (ОЗУ).
Единица хранения: Кэш-линия (Cache Line),
обычно 64 байта.
Структура КЭШ-памяти:
• L1: Самый быстрый и маленький. Разделен на:
• L1I (Инструкции) и L1D (Данные).
• L2: Промежуточный буфер (общий или на ядро).
• L3: Общий для всех ядер, самый объемный.
Арбитр между ядрами и ОЗУ.

10.

Адресация и Взаимодействие с ОЗУ
Как процессор ищет данные?
Адрес в памяти делится на: Тег / Индекс /
Смещение.
• Попадание (Hit): Данные найдены → отдаются
мгновенно.
• Промах (Miss): Данных нет → загрузка линии из
ОЗУ.
Алгоритм вытеснения (LRU):
Если места нет, контроллер удаляет линию,
которая дольше всех не использовалась.
Если линия была изменена («грязная»), она
сначала записывается в память.
Ассоциативность: Современные кэши
многоканальные (N-way), чтобы избежать
конфликтов адресов.

11.

Протокол когерентности MESI
Решение проблемы многоядерности
Проблема: у каждого ядра своя копия данных в кэше. Если
одно ядро изменило данные, копии других ядер устарели.
4 состояния кэш-линии:
• M (Modified): Данные изменены только здесь, в ОЗУ
устарели. Владелец.
• E (Exclusive): Данные актуальны, но есть только в этом
кэше. Можно менять без предупреждений.
• S (Shared): Данные могут быть у соседей. Для изменения
нужно всех предупредить.
• I (Invalid): Строка пуста/недействительна, можно загружать
новое.

12.

Заключение
В рамках реферата были проанализированы два ключевых компонента архитектуры процессора.
• Регистровая модель является фундаментальной основой программной модели процессора. Она
включает широкий спектр регистров общего и специального назначения, обеспечивая интерфейс
между программистом и аппаратурой при сохранении обратной совместимости.
• Внутренняя кэш-память с её иерархической структурой (L1, L2, L3) и протоколом когерентности
MESI критически важна для высокой производительности и целостности данных в многоядерных
системах.
Совместная работа этих механизмов напрямую определяет тактовую частоту, энергопотребление и
скорость обработки данных. Дальнейшее развитие процессоров будет неразрывно связано с
совершенствованием этих компонентов.

13.

Список литературы
Литература:
• Джонсон М. Программирование на языке ассемблера для IA-32. — М.: Вильямс, 2016.
• Паттерсон Д., Хеннесси Дж. Архитектура компьютера и проектирование компьютерных систем. — 5-е
изд. — СПб.: Питер, 2018.
• Сталлингс В. Компьютерные системы, архитектура и операционные системы. — 9-е изд. — М.: Наука,
2017.
• Таненбаум Э., Бос Х. Современные операционные системы. — 4-е изд. — СПб.: Питер, 2015.
Интернет-ресурсы:
• Аванесов Т. Протокол MESI и проблемы синхронизации памяти. – data-race.ru
• Лекция 3. Логическая структура микропроцессора. – intuit.ru
• Ливак Е.Н. Программная модель микропроцессора. – elib.grsu.by
• Программная модель процессоров семейства X86. – study-x86.ru
• Регистровая структура (программная модель) процессора. – evm.bmstu.ru

14.

Спасибо за внимание