Память в вычислительных системах

1. Память в вычислительных системах

Кафедра ВТ, Туляков В.С.

2. Характеристики запоминающих устройств

Емкость.
Разрядность.
Способ доступа.
Физический тип или тип носителя.
Быстродействие.
Способ организации.
Стоимость.

3. Простейшее ЗУ и его диаграмма работы

Быстродействие

4. Иерархия ЗУ

Прирост быстродействия ЗУ
9% в год или удвоение за 10 лет,
Увеличение разрыва в
быстродействии ЗУ и процессора
50% в год.
Падение стоимости.

5. Классификация полупроводниковых ЗУ

Энергонезависимые
Энергозависимые
организация

6. Оперативная память

RAM (Random Access Memory) –
память с произвольным доступом.
Динамическая
DRAM
Транзистор и конденсатор
Оперативная память
Статическая
SRAM
Триггер
Кэш-память

7. SRAM

В основном применяется для организации кэш-памяти и других
специальных типов памяти.

8. Способы организации ЗУ

Структура 2D;
Структура 3D;
Структура 2DM;
Блочные структуры;
Структура видеопамяти;
Буфер FIFO;
Буфер LIFO;
Буфер круговой;
Кэш память;

9. Структура 2D

Однокоординатная выборка
ЗЭ образуют прямоугольную матрицу
М к m
Число слов
Разрядность
Применяется в ЗУ малой емкости
Недостатки:
- Сложный дешифратор;
- Матрица не квадратная и
при большой емкости матрица
приобретает вид полосы.
Для хранения 1К слов дешифратор
с 1024 выходами.

10. Структура 3D

Используется принцип двухкоординатной выборки.
Применяется в ЗУ с многоразрядной – слойной
организацией.
Недостаток – сложность ЗЭ
Для хранения 1к слов – два дешифратора с 32 выходами.

11. Структура 2DM

Сочетает
достоинства двух
предыдущих.

12. Блочные структуры ЗУ

С увеличением емкости матрицы ЗЭ возрастают длины линий
выборки и записи-считывания и емкостные нагрузки на них. В
результате снижается быстродействие.
Память делят на блоки или банки определенного размера
К адресу 2DM добавляют
номер блока.

13. Блочная организация оперативной памяти

Пока идет регенерация в одном банке, можно работать с другим банком.

14. Увеличение разрядности памяти на ИС

15. Много портовые ОЗУ

Обеспечивают возможность одновременного доступа к
памяти двух устройств (Процессоров).
Проблемы возникают, если устройства обращаются к ячейке с одним
адресом, но такая вероятность не более 0.1%..

16. Буфер FIFO

ЗУ для хранения очередей данных. Принцип - первый вошел
первый вышел. Возможен разный темп записи и считывания.
В начале работы CTR обнуляются
При CTR1=CTR2, то
буфер полон. Прием
данных запрещен.
При CTR1=CTR2=0,
то буфер пуст и чтение
запрещено.
Применяются в МАС контроллерах, обеспечивающих Ethernet связь.

17. Буфер LIFO

ЗУ работает по принципу последний пришел, первый вышел.
Стековая память. Применяется для сохранения состояния регистров
процессора при обработке прерываний.

18. Круговой буфер

Применяется при решении задач цифровой обработки сигналов,
обеспечивая задержку данных для реализации алгоритмов ЦОС.
Работает по принципу – сначала чтение.
По нулевому адресу записываютcя
входные данные, из этой же
ячейки считываютcя выходные
в режиме Read First.

19. Схема взаимодействия процессора ОЗУ и кэш-памяти

Процессор имея адрес нужной информации сначала обращается к кэш памяти. По тегу определяется
Есть информация в кэш или нет. Если есть, то HIT – кэш попадание.

20. Запоминающий элемент КМОП

Статическая память
Т1 и Т2 – транзисторы
малой мощности.
Т3 – имеет мощность
большую, чем Т1,Т2 для
обеспечения режима
Переключения.
Запись
Считывание

21. Асинхронная статическая память

В данной схеме применяется
мультиплексирование шины
ввода-вывода данных DIO
256К на 4 = 1 Мбит.
Структура 3D.
Режим понижения мощности
рower-down (65% снижение
потребляемой мощности).

22. Статическая память КМ185 РУ7

256 слов по 4 разряда.
Выборка 45 нс.

23. Статическая память КМ185 РУ7

256 слов по 4 разряда.
Выборка 45 нс.
Выход с 3-мя
состояниями

24. Статическая память КМ185 РУ7

25. Синхронная статическая память

9
RG
си
RG
При добавлении выделенных регистров, работающих по переднему
фронту синхросигнала – в действия с блоком памяти будут привязаны к СИ

26. Искусственная энергонезависимость статических ЗУ для КМОП

Uрезерва меньше напряжения основного Uсс
Желательно быстрее реагировать на
изменение питания.
Триггер управления реле
Электронное реле
Схемы подключения резервных источников питания

27. Искусственная энергонезависимость статических ЗУ – NV-SRAM

Выпускаются с 1996 г.
Схема
Контроля
За питанием
NV-SRAM – Non volatile SRAM
Статическое
ЗУ
ПЗУ
Блок управления
U low

28. Динамические ЗУ. Базовая структура запоминающей ячейки

Позволяет на кристалле изготовить в 5 раз больше запоминающих
элементов, чем в статических ЗУ. Поэтому динамические ЗУ дешевле
статических.
Элемент памяти
Конденсатор в структуре кристалла
Регенерация заряда емкости через 2-3 миллисекунды.
Считывание разрушает емкость хранения.

29. Особенности динамических ЗУ

Поток обращений к динамическому
ЗУ должен учитывать состояние в
котором оно находится.
Регенерация может быть
циклической или после чтения.

30. Считывание и запись в динамической ячейке памяти

С С
л
Перед считыванием Сл заряжается до
половины Uсс
з
Ключ записи
единицы
Ключ записи нуля

31. Внешняя организация DRAM

Асинхронная
RAS – Row Address Strobe
CAS – Column Address Strobe
ОЕ
Мультиплексирование внешней шины часто применяется. В данном
случае применяется мультиплексирование адресной шины.

32. Организация микросхем динамической памяти

CS chip select
OE output enable
WE write enable
DIO

33. Структурная схема динамической памяти

RAS
Дешифратор
строки
запись
Блок
регенерации
RAW
Узп
Ядро
Учт
Дешифратор
столбца
чтение

34. Сигналы RAS и CAS в управлении DRAM

35. Методы повышения быстродействия динамических ЗУ

Быстрый страничный доступ. Используется принцип
локальности следования адресов. Не требуется смена
установленного адреса полностью.
Пакетная передача данных. Адрес формируется
внутри самой схемы памяти с помощью специального
счетчика.
Технология DDR. Выдача и восприятие данных по
обоим фронтам синхросигнала.
Многобанковые структуры. Для ОП, которая требует
время восстановления начального состояния после
выполнения рабочего цикла.
Конвейеризация трактов передачи данных.

36. Эволюция оперативной памяти динамического типа

Асинхронная динамическая память
А
С
FPM – Fast Page Mode – динамическая память с быстрым
страничным доступом.
EDO – Extended Data Out. Расширенное время удержания
данных на выходе.
BEDO – Burst EDO – вариант памяти с пакетным доступом.
Синхронная динамическая память
Синхронная динамическая память SDRAM.
Синхронная динамическая память DDR (Double Data Rate).
Память DDR2 SDRAM.
Память DDR3 SDRAM.
RDRAM.
RLDRAM.

37. Асинхронная динамическая память FPM DRAM

FPM – Fast Page Mode – динамическая память с
быстрым страничным доступом.
ИДЕЯ – предполагается, что данные, к которым происходит
обращение расположены последовательно в пределах одной
строки матрицы памяти.
Адрес строки не меняется
60-70 нс.
Меняется адрес столбца
SIMM
Считывание по одному биту
Ta>>t
Ta
t
t

38. Асинхронная динамическая память EDO DRAM

EDO – Extended Data Out.
Расширенное время удержания
данных на выходе.
Идея – повторяет принцип FPM , но на выходе микросхемы
памяти устанавливают регистры защелки, которые хранят
выбранные данные до прихода следующих. При этом может
выполнятся следующая выборка. Используется статический
буфер для считывания данных.
На 15% эффективней FPM DRAM. Время обращения 45 нс.
Максимальная скорость по каналу процессор память 264
Мбайт\сек. Выпускалась в конструктивах SIMM и DIMM-

39. Асинхронная динамическая память BEDO DRAM

Современные процессоры благодаря кэш памяти обмениваются
с оперативной памятью блоками или пакетами данных.
BEDO – Burst EDO – вариант памяти с
пакетным доступом.
ИДЕЯ – считывать не единичные данные , а пакет или блок
данных. В схему вводится счетчик столбцов.
Мах. 66 МГц.

40. Недостаток асинхронной динамической памяти

Процессор ждет выполнение
операций с памятью. Других
действий при этом он выполнять не
может. Таким образом,
производительность системы
падает.

41. Переход к синхронной динамической памяти. Особенности организации.

Увязка операций с тактирующими
сигналами.
Буферизация адресов и данных.
Многобанковые структуры.
Пакетный режим.
Конвейеризация тракта
продвижения информации.

42. Синхронная динамическая память SDRAM

Синхронизация входных и выходных сигналов с тактами
системного генератора. Но при этом управление памятью
усложняется.
Весь массив памяти делится на два банка. В одном происходит
чтение, а в другом установка адреса - конвейер.
64 р –шина данных, за такт 8 байт
100-133 МГц

43. Синхронная динамическая память SDRAM

Принцип работы
Увеличивает производительность ПК на 25 %.

44. Синхронная динамическая память DDR (Double Data Rate)

DDR означает удвоенную скорость передачи
данных при вводе выводе. По переднему и
заднему фронту синхросигнала.
DIMM модуль
Двух банковая структура буферамультиплексора

45. Структура DDR SDRAM Samsung 128 Мбит

Адресные входы

46. Память DDR2 SDRAM

За каждый такт работы ядра на шину данных выдается 4 бита.
Четырех банковая структура буфера

47. Модули DDR2

48. Память DDR3 SDRAM

Логическое развитие DDR2. Стандарт принят в 2007 году и к
2010 занял основную долю рынка. Возможная частота работы до
1800 МГц и выше. Питание 1.5 В.
Восьми банковая структура буфера

49. Характеристики модулей DDR3

50. Развитие технологии DDR

Общей проблемой DDR является повышенное потребление энергии.
4 ГГб, при чтении всего объема потребляют 35-40 Вт.

51. Rambus DRAM

Применяется в графических и
мультимедийных приложениях – там где
надо выдать длинную
последовательность слов. Это задача
формирования изображения на экране.
Основное новшество – 16 разрядный
интерфейс для пакетной передачи
данных. В формате пакета содержится
адрес и данные. Ближе к HTи PCIE.

52. RLDRAM (Reduced Latency DRAM)

Идея – уменьшение длительности
полного цикла обращения к памяти ,
за счет передачи адреса за один
такт без RAS и CAS.

53. FCRAM (Fast Cycle RAM)

Идея – сегментация ядра памяти и
выполнение одновременной
адресации к ячейкам сегмента.
Режим страничного доступа не
поддерживается. Для
некомпьютерных применений
(телефоны). Резко снижена
потребляемая мощность.

54. Перспективные ЗУ

FRAM – ферроэлектрические.
PFRAM – полимерноферроэлектрические.
MRAM – магниторезистивные.
Использование в качестве элемента памяти ферроэлектрический
конденсатор или остаточную намагниченность ферромагнитного
материала.

55. Виды модулей оперативной памяти

SIMM – (Single In-line Memory Module) - печатная плата с
односторонним краевым разъемом типа «слот» на 30 или 72
контакта. Емкость 256 к, 1,4,8,32,64 Мбайт. С контролем и без
контроля на четность. Низкое быстродействие 60-70 нс.

56. Виды модулей оперативной памяти

DIMM (Dual In-line Memory Module) – печатная плата с
двухсторонним разъемом типа слот 168 контактов. Для работы с
64 разрядной шиной данных. Емкость 16, 32, 64,128, 256,
512,1024 Мбайт. Время обращения 6-10 нс. Рабочая частота 100
и 133 МГц.
So-DIMM

57. Организация памяти на модулях DIMM DDR2

58. Виды модулей оперативной памяти

RIMM (Rambus In-line Memory Module) – похожи на модули DIMM,
микросхемы памяти установлены с двух сторон платы, имеют
специальные металлические экраны, требуют интенсивного
охлаждения. Время обращения до 5 нс.

59. Энергонезависимые ОЗУ

Микросхемы BBSRAM (Battery-Back SRAM) –
обычные ОЗУ со встроенным литиевым
аккумулятором.
Микросхемы NVRAM (Non-Volatile RAM) – в
одном корпусе статическое ОЗУ и
перепрограммируемая ПЗУ.
Микросхемы FRAM (Ferroelectric RAM) –
ферроэлектрическая память.
Их отличие от многократно программируемых ПЗУ заключается
в отсутствии предварительного этапа стирания, предваряющего запись.