27
Полупроводниковая память
Структура памяти с произвольным доступом
Mask ROM
OTP ROM
OTP ROM
EPROM
Полевой транзистор с индуцированным каналом
Полевой транзистор с индуцированным каналом
Floating -gate transistor (FAMOS)
Floating -gate transistor (FAMOS)
Floating -gate transistor (FAMOS)
EPROM
EEPROM
EEPROM Cell
Flash
Flash
Flash
Flash
1.28M
Categories: informaticsinformatics electronicselectronics

Цифровая схемотехника. Энергонезависимая память. Random Access Memory (RAM), Static RAM (SRAM), Dynamic RAM (DRAM)

1. 27

2. Полупроводниковая память

ПОЛУПРОВОДНИКОВАЯ ПАМЯТЬ
Быстродействие
Оперативная память
Random Access Memory (RAM)
Static RAM (SRAM)
Dynamic RAM (DRAM)
или или
Энергонезависимость
Постоянная память
Read Only Memory (ROM)
Mask ROM
One Time Programmable
ROM (OTP ROM)
EPROM
EEPROM
FLASH

3. Структура памяти с произвольным доступом

4. Mask ROM

ROM
Diode ROM
n-MOS ROM
p-MOS ROM

5. OTP ROM

Programmable ROM
Однократно программируемая память
One Time Programmable ROM
Ячейка
Технология плавких
перемычек FUSE
«Чистая»
Запрограммированная
В технологии Antifuse все в точности наоборот

6. OTP ROM

Antifuse
1
Диэлектрик - ONO (oxide-nitride-oxide)
2

7. EPROM

Erasable Programmable ROM
Очень хочется, но как сделать?
Полевой транзистор с плавающим затвором

8. Полевой транзистор с индуцированным каналом

Enhancement MOSFET
Gate
Source
Drain

9. Полевой транзистор с индуцированным каналом

Enhancement MOSFET
Gate
Source
Drain
+
+
0
+
+
0

10. Floating -gate transistor (FAMOS)

Полевой транзистор с
плавающим затвором
Floating gate
Gate
Source
Drain

11. Floating -gate transistor (FAMOS)

Полевой транзистор с
плавающим затвором
Floating gate
Gate
Source
Drain
Напихали электронов

12. Floating -gate transistor (FAMOS)

Полевой транзистор с
плавающим затвором
Floating gate
Напихали электронов
Gate
Source
Drain
Как напихать?
Повышенное напряжение (12,5 V)
Туннельный эффект
Как удалить электроны из плавающего затвора?

13. EPROM

UV Eerasable EPROM
1971 Frohman’s UV-erasable EPROM

14. EEPROM

Electrically Erasable EPROM
Gate
Floating gate
I
Drain
Source
20–30 nm
V GD
-10 V
10 V
n1
n1
Substrate
p
10 nm
FLOTOX transistor
Digital Integrated Circuits
A Design Perspective.
Jan M. Rabaey
Anantha Chandrakasan
Borivoje Nikolic

15. EEPROM Cell

12,5V
Внешние
Внутренние
In System Programming
В EEPROM можно переписывать отдельные ячейки

16. Flash

Control gate
Floating gate
erasure
n 1 source
Thin tunneling oxide
programming
p-substrate
n 1 drain

17. Flash

Логика столбца
OR ROM
Неактивные строки =0
NOR ROM
Неактивные строки = 0
NAND ROM
Неактивные строки =1

18. Flash

Площадь
OR ROM
Неактивные строки =0
NOR ROM
Неактивные строки = 0
NAND ROM
Неактивные строки =1

19. Flash

English     Русский Rules