Структурное моделирование

1.

FPGA: СТРУКТУРНОЕ МОДЕЛИРОВАНИЕ

2.

СТРУКТУРНОЕ МОДЕЛИРОВАНИЕ
При проектировании сложных схем на HDL используется т. н.
структурное моделирование. Как правило любой, даже самый
сложный проект можно разбить на несколько составных частей или
блоков. Каждый блок выполняет определённую функцию; при
соединении с остальными блоками получается более сложная
структура. Таким образом, можно разрабатывать и тестировать
каждый блок по отдельности, а затем объединять их в один проект.

3.

ПРОЕКТ
В структурном моделировании проект состоит из множества HDL
файлов. Каждый файл – отдельный модуль. Также в проекте
обязательно присутствует Top Level файл, к которому подключаются
остальные файлы. Top Level файл должен называться также, как и сам
проект.
Если проект состоит из одного HDL файла, то он и будет являться Top
Level файлом.

4.

КОМПОНЕНТЫ
Для подключения внешних
HDL файлов используется
ключевое слово
component. В архитектуре
модуля прописывается,
какой компонент
необходимо использовать,
затем в нужном месте
объявляется экземпляр
этого компонента.

5.

КОМПОНЕНТЫ
Задание 1:
Разработать модуль для
подсчёта тактовых
импульсов. Модуль
должен включать два
компонента: счётчик и два
дешифратора
семисегментного
индикатора. У счётчика
должен присутствовать
вход разрешения
тактирования Ena.
Сгенерировать тестбенч и
проверить работу модуля.

6.

ЗАДАНИЕ
Задание 2:
Разработать модуль для подсчёта длительности сигнала.
У модуля есть вход event_in. Когда event_in = ‘1’, разрешается
работа счётчика, который увеличивает своё значение каждую
микросекунду, результат подаётся на два семисегментных
индикатора. Также у модуля есть тактовый вход Clock_in и сброс
Reset. Частота генератора 50MHz. Если Reset = ‘0’, счётчик
сбрасывается.

7.

РЕЗЮМЕ
Как правило любой, даже самый сложный проект можно разбить на
несколько составных частей или блоков. Каждый блок выполняет
определённую функцию; при соединении с остальными блоками
получается более сложная структура. В структурном моделировании
проект состоит из множества HDL файлов. Каждый файл – отдельный
модуль.