Интерфейс SPI (лекция 8)

2.

Интерфейс SPI
Соединение
SPI-устройств
SPI – Serial Peripheral
Interface
MOSI – Master Output
Slave Input
MISO – Master Input
Slave Output
SCK – Serial ClocK 2

3.

Интерфейс SPI
Пространственная адресация
SPI-устройств с посредством
дешифратора
3

4.

Интерфейс SPI
Основные характеристики SPI
– тип последовательный
– ТТЛ-уровни представления
отдельных битов посылки:
уровень логического нуля 0 В
(0 В … 2,3 В), логической
единицы 5 В (2,7 В … 5 В) 4

5.

Интерфейс SPI
Основные характеристики SPI
– интерфейс синхронный;
– протокол гибкий;
– интерфейс
двунаправленный
(полнодуплексный);
– расстояние связи до 10 м
5

6.

Интерфейс SPI
Осциллограммы взаимодействия
6

7.

Интерфейс SPI
Вариация осциллограмм
взаимодействия
7

8.

Интерфейс SPI
Основное событие в SPI
завершение передачи/
приёма данного →
единственный бит
состояния – бит SPIF
8

9.

Интерфейс SPI
Внешнее соединение ведущего и ведомого
Тактирование осуществляется ведущим!!!
9

Интерфейс SPI
SPCR (SPI Control Register) – регистр настройки и
управления SPI (биты устанавливаются и
сбрасываются программно)
SPIE (SPI Interrupt Enable) – разрешение прерывания SPI:
0 – прерывание маскировано (запрещено), 1 –
прерывание немаскировано (разрешено)
SPE (SPI Enable) – включение SPI как модуля
микроконтроллера: 0 – выключен, 1 – включен
DORD (Data ORDer) – направление передачи битов
данных: 0 – от старшего к младшему (MSB), 1 – от
младшего к старшему (LSB)
11

12.

Интерфейс SPI
MSTR (MaSTeR) – включение режима «ведущего»:
0 – режим «ведущего» выключен, 1 – режим
«ведущего» включен
CPOL (Clock POLarity) – уровень (полярность) линии
SCK синхронизации в состоянии ожидания, т.е. во время
паузы между приёмопередачей: 0 – низкий, 1 – высокий
12

13.

Интерфейс SPI
SPCR (SPI Control Register) – регистр настройки и
управления SPI (биты устанавливаются и
сбрасываются программно)
CPHA (Clock PHAse) – фаза синхронизации, т.е. фаза
установки или выборки бита данных
13

14.

Интерфейс SPI
SPR[1:0]
(SPI PRescaler) – выбор
частоты
синхронизаци
и
SPI
(совместно с
битом SPI2X
регистра
SPSR)
14

15.

Интерфейс SPI
SPSR (SPI Status Register) – регистр состояния SPI
(биты устанавливаются и сбрасываются
аппаратно, за исключением бита SPI2X)
(SPI Interrupt Flag) – флаг прерывания SPI,
устанавливающийся по завершении приёмопередачи
данного; флаг сбрасывается в момент чтения
регистра статуса
WCOL (Write COLlision) – флаг повторной записи,
устанавливающийся в случае записи нового данного в
регистр SPI во время незавершённой передачи; бит
сбрасывается после чтения регистра статуса
SPI2X – бит удвоения скорости приёмопередачи
SPIF
15